S88 met MRDirect

[Fransx]

Toen ik de S88 bus ging uitbreiden wederom problemen met uitlezen van de bus, onstabiel uitlezen van de interface, cijfertjes staan te flikkeren.
Meten dus met de scoop, S88 bus was oke, signalen voldoen aan de "0"en "1" niveau. Zelf gebruik ik de CMOS IC's op de spanning van 15V, hogere spanning geeft minder storing.
Dan het gedeelte van data input naar de PC/Laptop, dus PC zijde opto copler, wat bleek de "0" was te hoog en dan wordt deze soms als "1" en soms als "0" gelezen. Had al eerder de weerstands waardes veranderd maar kon hier niet meer verder in modificeren. Het schema dan goed bekijken en wat bleek dat de "0" via de weerstand van 330Ohm wordt geschakeld als de opto copler dicht is gestuurd, voor een logische "1" staat de transistor open, dus de plus spanning.
Dit is tegen het principe in van het schakelen met logische poorten, de emitor van de opto copler moet aan "0" en de collector aan de plus, ook wordt de data ingang van de PC/Laptop aan de collector verbonden.
Als nu de opto copler niet wordt aangestuurd, is deze geisoleerd en via de weerstand krijgt deze de spanning van de PC-Laptop, dit is een logische "1". Bij aansturing van de opto copler staat deze door naar 0V ofwel een logische "0".
Daar nu het data signaal geinverteerd is zal ook een ingangs poort c.q. inverter moeten worden verwijderd, i.p.v. 2 poorten nu maar een.
Indien schema gewenst kan je me mailen, groeten Frans

[Fransx]

In logische schakelingen zal altijd de transistor naar nul staan om bij open sturing een goede logische "0"te verkrijgen. Bij dichtsturen zal via een weerstand een logische "1" geven, onafhankelijk van de aangelegde spanning, 5V, 9V of 12V enzevoorts.
In de oude schakeling wordt de "0"gemaakt als de transistor is dichtgestuurd via een weerstand van 330 Ohm wat geen garantie geeft dat deze een duidelijke "0" zou kunnen zijn.
Heb dit reeds aan de ontwerper doorgegeven om dit als verbetering in ogenschouw te nemen.

[Wim Ros]

Frans, als ik je verhaal goed ontcijfer, heb je nu dus gewoon het oorspronkelijke schema toegepast



Dus zonder tweede inverter in de data.

Mvg
Wim.

[Fransx]

Ahum, ik wist niets van het oorspronkelijke schema maar klopt precies.
Waarom ze dan die wijziging hebben doorgevoerd is mij dan een raadsel want hier word naar de "0" op de goede wijze geschakeld.
Bedoel daarmee het tweede circuit (wiring diagram 2), dus met opto coplers en dan zowel de primaire als de secundaire bus.

Als toevoeging, heb de scanning gezet op 40Khz en ook dan geen problemen, alles blijft perfect werken.

[Patrick Smout]

In logische schakelingen zal altijd de transistor naar nul staan om bij open sturing een goede logische "0"te verkrijgen. Bij dichtsturen zal via een weerstand een logische "1" geven, onafhankelijk van de aangelegde spanning, 5V, 9V of 12V enzevoorts.

Een beetje kort door de bocht.

Alles hangt af van de de stroom die door de weerstand loopt bij een logische "0". In vaktermen noemen wij dit de "sink current" (stroom loopt vanuit de ingang van de poort door de weerstand naar de 0V). Bij hoogohmige ingangen (CMOS, HC of HCT) ligt dit in de grootte orde van -1 uA, bij LS TTL al snel tussen de -500 en -1000uA.
Een weerstand van 330 Ohm naar de 0V geeft bij HC(T) een spanningsval van 0,3mV (te verwaarlozen), bij LS TTL tussen de 0,15 en 0,3V. Dit laatste is een getal dat meer aanleiding geeft tot verontrusting.
Een weerstand naar de 0V kan perfect, hangt gewoon af van de technologie die gebruikt wordt in combinatie met de grootte van de weerstand.
Nadeel van een weerstand naar de 0V is dat deze, bij LS TTL, redelijk klein moet blijven waardoor er een relatief grote stroom gaat lopen bij een logische "1". Dit is voor de voorgaande trap een extra belasting.

mvg,

Patrick Smout

[Fransx]

Hoi Patrick, keurig verklaard dat het wel kan, maar dit gedeelte zit aan de PC zijde, dus we hebben geen inzicht in wat voor technologie intern in de PC wordt gebruikt.
Met dit gegeven is het beter om de opto copler/transistor zijde naar de nul spanning te laten schakelen, geeft meer zekerheid.
Goed iedereen moet dit zelf ervaren hoe ze de interface willen beschakelen maar aangezien er klachten waren van halve eenen, ook bij mij, ben ik tot deze conclusie gekomen.
Heb zelfs een elco opgenomen in de aangelegde voedingsspanning welke vanuit de pc op pin 2 (data 0) naar ground omdat er toch er een rimpel was wanneer er een nul of een een werd aangeboden. Nu is ook deze spanning geheel recht en zonder stoor pulsen, uiteraard met scoop gemeten.

[MRdirect]

Het schema wat in één van de vorige antwoorden is gegeven is voor de MRdirect (dubbele) S88LPT-print t.a.v. de dataline iets aangepast.


Van deze print zijn er al meer dan 30 stuks (tegen bijna kostprijs) aan MRdirect rijders geleverd. Op enkele probleem, met de drie/zes 220 ohm weerstanden (naar 1k te veranderen), werken deze alle tot volledige tevredenheid. Nu adviseer ik iedereen direct de 1k weerstanden te monteren.
met vriendelijke groet,
Marco http://www.MRdirect.nl

[Patrick Smout]

Hoi Patrick, keurig verklaard dat het wel kan, maar dit gedeelte zit aan de PC zijde, dus we hebben geen inzicht in wat voor technologie intern in de PC wordt gebruikt.

Frans,

hier sla je de bal mis. Aangezien je de externe buffer hier op de eigen interface print staat weet je perfect wat de sink current is van de buffers. Kan best zijn dat de weerstanden niet in overeenstemming zijn met de logica van de buffer die je toepast. Dit is dan een ontwerpfout in de interface schakeling die zo rechtgezet kan worden.

Aangezien, zoals je zelf ook aangeeft, we geen inzicht hebben in wat voor technologie intern gebruikt wordt, kan je ook niet, zonder extra opzoekwerk, zeker zijn dat het 2e schema altijd zal werken. Hier wordt namelijk vanuit gegaan dat de printeruitgang in staat is om een LED te driven via een weerstand van 330 Ohm. Je zou dus minstens enige zekerheid moeeten hebben wat de source current is van een printeruitgang van een PC. Dit zal dan een ontwerpcriteria moeten zijn dat vastgelegd is in de PC wereld (wat vermoedelijk ook wel is).


mvg,

Patrick Smout

[Rieks]

Voor de liefhebbers een site met info over de paralelle poort klik

[Fransx]

Hoi Patrick
Even voor het beeld, het gaat niet om de uitgaande signalen (reset,latch en clock), die zijn perfect, ook deze met scoop gemeten.
Het gaat alleen om het data ingangs signaal naar de PC toe en wel aan de PC zijde en heb al eerder vermeld dat ik zelfs de bus nu op 40Khz kan laten werken zonder problemen.
Trouwens ook jij geeft aan dat in de oude situatie met de weerstand naar de 0volt, en de ingang een TTL niveau zou hebben dit best problemen zou kunnen geven. Had  ook met de oude schakeling geen steilheid in mijn data signaal (van 0 naar 1), dat verklaard ook waarom als je de frequentie lager insteld wel goed kan functioneren.
Verder is voor mij dit topic gesloten maar heb nu een prima werkend interface.

Last but least, indien je toch nog informatie wilt hebben kan je me altijd mailen.